摘要：本文重申，即使在图案、工艺和器件创新不连续的情况下，也需要保持工艺与设计的同步协同开发，以满足及时上市的需求。文章回顾了由于物理和电气产量的布局敏感性不断增加而导致的设计规则复杂性的不断升级，以及由此产生的技术扩展盈利风险。
指出了传统可制造性设计（DfM）解决方案的不足之处，并与 SRAM 和其他存储器阵列采用的非常成功的集成设计-技术协同优化进行了对比。在高度简化的布局环境基础上，证明了将内存式设计技术协同优化扩展到逻辑芯片的可行性。在对 65 纳米 IBM PowerPC 405 微处理器内核进行的传统与基于模板的设计比较中，对布局密度优势、模型图案化和电气良率改进以及布局简洁性的大幅提高进行了量化。在将这项工作扩展到 32 纳米并更加注重互连冗余的过程中，展示了这种基于模板的高度规范化设计解决方案对不同良率问题和设计风格的适应性。
关键词DFM、DTCO、产量、常规设计、设计技术协同优化