摘要：随着 CMOS 晶体管扩展到纳米特征尺寸，晶体管特性的变化也在不断增加。晶体管变异性的增加对经济高效地利用按比例放大技术提出了严峻的挑战。要应对这一挑战，就必须采用全面、高效的方法来进行变异性表征、最小化和缓解。本文介绍了表征晶体管特性中各种变异的高效基础架构。本文介绍了将该基础架构应用于 90、65 和 45 纳米节点的多项技术所获得的结果样本。然后，本文说明了观察到的变异性对片上系统设计中使用的 SRAM、模拟和数字电路块的影响。此外，还介绍了尽量减少晶体管变异和减轻其对产品性能和产量影响的不同方法。
关键词器件变异、电气特性分析、CV、特性分析车、产量、DFM、CMOS 技术、可制造性设计